ЭЛЕКТРОНИКА Помогите преобразовать ШИМ-сигнал с напряжением 3.6В в 5 - 6В

[poty]

Начну с того, что биполярный транзистор не так просто открыть, нужно достичь амплитуды помехи в 0,6-0,7В типично. Если это не специализированные транзисторы, то входной ток тоже получается не самым маленьким. С другой стороны - если база транзистора через резистор подключена к выходу другого устройства, то при наличии на нём логического нуля она и так будет через этот резистор заземлена. Аргументы, что это не будет работать при обрыве входной цепи, малопродуктивны, так как схема не будет работать тогда в принципе и у нас нет никакого предпочтения, что на выходе при таком обрыве должен быть именно логический ноль.
В интегрированных решениях, типа вышеприведённого "цифрового транзистора" (а по факту - инвертора), резистор стоит для достижения соответствия уровням 5В логики TTL, при которых уровень логического нуля должен быть не более 0,8В. Как видно, на верхних пределах уровня логического нуля и достаточном усилении VT1 он может просто не закрыться (или закрываться гораздо медленнее необходимого, размывая фронты/срезы импульсов). Чтобы этого не происходило на вход ставят резистивный делитель (на схеме это R2/R3), правда обычно его ставят с равными номиналами резистора (по TTL выходное напряжение логического уровня 0 не должно превышать 0,4В при нормированном втекающем в интерфейс токе 1,6мА, 0,4В сверху предназначены для защиты от помех, включая возможное превышение входного тока для интерфейса). В условиях симуляции, когда на вход подаются "чистые" 0В и 5В этот эффект может просто не проявляться.
Резистор R4 в данной схеме нужен для исключения случаев большой утечки в закрытом состоянии VT1, тогда ток, протекающий через переход эмиттер-база VT2 вызывает его приоткрывание и появление некоторого напряжения на выходе. Отсутствие обратной связи и связанного с ним гистерезиса приводит к тому, что выходное напряжение может оказаться в серой зоне 0,8-2,4В, то есть правильно интерпретироваться последующей логикой не может. Для силовых применений (если VT2 работает на низкоомную нагрузку) это вообще может не быть проблемой, так как усиление VT2 будет мало.

 

[PiratFox]

С другой стороны - если база транзистора через резистор подключена к выходу другого устройства, то при наличии на нём логического нуля она и так будет через этот резистор заземлена.

Почему вы не берёте во внимание тот факт, что цифровой выход, помимо состояний "0" или "1", может иметь состояние Z, т.е. отключение? Это наблюдается каждый раз при аппаратном сбросе, хоть и на короткое время. Не говоря уже о том, что переключение в Z возможно в процессе работы кода. В этом случае база транзистора повисает в воздухе и без шунта будет подвержена разным неприятным вещам вроде всяких наводок и импульсных помех.

 

[poty]

@PiratFox, потому что
1. "состояние Z" не является одним из состояний выхода TTL;
2. аппаратный сброс является неконтролируемым состоянием, при котором нет гарантии, что на этом выходе не появится логическая 1, логический 0 и любое другое напряжение; частично это компенсировано защитными мерами самого выхода (для случаев превышения и ухода потенциала в отрицательную область), обо всём другом должен позаботиться разработчик, например, включая нагрузку только после проведения аппаратного сброса; но обычно это не принимают во внимание, так как наличие логической 1 на выходе является штатным состоянием, без разницы, возникло ли оно из-за помех или намеренно; если необходимо ограничить частоту переключений применяют различные методы (например, включением реактивностей - конденсаторов или дросселей).

 

[PiratFox]

[

1. "состояние Z" не является одним из состояний выхода TTL;

Это как понимать?

аппаратный сброс является неконтролируемым состоянием, при котором нет гарантии, что на этом выходе не появится логическая 1, логический 0

Вообще, аргумент так себе. Попробуйте, удерживая кнопку RESET, проверить состояние пинов GPIO контроллеров ESP, STM или AtMega. Я вас уверяю, что эти пины будут в высокоомном состоянии, т.е. в Z.

 

[Bruzzer]

Спорить на эту тему у меня нет ни нужды, ни желания.

Ух, что бы было, если были нужда и желание.

Не совсем понятно о чем спор. Если считать, что вариант с двумя транзисторами лучший из существующих, то наверное да, можно стремиться к идеалу.
Но по моему эта схема должна скорее рассматриваться как одна из возможных временных мер. Например если у ТС есть полевой транзистор, то можно сделать на нем, если есть оптопара, то на ней. Если нет ничего, то зависит от срочности, наличия в магазинах и т.д.
Я бы наверное купил оптопары чтобы отвязаться от возможных наводок (если серва точно не управляется логикой 3,6 В).

 

[PiratFox]

Не совсем понятно о чем спор

Я полагаю о том, что кому-то жалко лишний резистор.

Но по моему эта схема должна скорее рассматриваться как одна из возможных временных мер.

Именно так. Я нигде не утверждал, что нужно применять только её. Просто привёл в качестве примера.

 

[poty]

Попробуйте, удерживая кнопку RESET, проверить состояние пинов GPIO контроллеров ESP, STM или AtMega. Я вас уверяю, что эти пины будут в высокоомном состоянии, т.е. в Z.

Возможно, но как только отпустите, по крайней мере на некоторых пинах ESP кратковременно будет 1, на каких-то 0, на каких-то Z. Но, ещё раз говорю, смысла защищаться именно от (пусть и наведённого) состояния лог. 1 нет, так как это - штатное состояние, в которое в последующем выход будет переходить по управляющему сигналу много раз. Сама процедура включения должна быть разработана инженером до применения, включая очерёдность включения элементов, если это необходимо. Купировать неграмотность или незнание инженера обязательным применением резисторов нет никакого резона.

Это как понимать?

Так, как написано: выход может быть только в двух состояниях. При конфигурации как вход - да, возможно.

 

[PiratFox]

Сама процедура включения должна быть разработана инженером до применения,

Это каким же образом разработчик может повлиять на процессы, присущие контроллеру и происходящие внутри него при аппаратном сбросе? Что-то вы пытаетесь залезть в такие дебри, из которых ничего не видно. Суть-то вопроса в другом: может ли отсутствие шунтирующего резистора привести к нештатной/неправильной работе схемы? Ответ: да, может. При каких условиях - перечислено выше. Могут ли возникнуть такие условия? Конечно могут. И даже скорее возникнут, чем нет.
Так что решение ставить этот несчастный резистор, или нет, пусть принимает тот, кто будет это воплощать в железе. По-моему, дальше продолжать не стоит. А то уже и так всё скатывается к писькомерству.

 

[poty]

@PiratFox, при включении схема не может работать штатно, она ещё не включена. Собственно, штатное поведение схемы при включении (а не влияние на процессы) и должен предусмотреть инженер. Собственно, пусть тот, кто это воплощает, и выбирает методы достижения этой цели. Как я уже указывал ранее - они не являются ни панацеей, ни бесполезными.